Ako se prisetite, pre koju godinu je AMD izbacio procesor koji je pozajmio (možda samo deo?) EV6 protokola od sada već legendarne alfe. Izgleda se tadašnja strategija pokazala kao veoma pametan potez. Danas, Intel razmišlja o AVX (Advanced Vector Extensions), protokolu koji veoma liči na nešto što je alfa imala godinama ranije.

Pa, to je zgodna RISC-olika operacija sa 3 operanda, tako da se napokon u jednoj instrukciji može izvršiti A+B=C: AMD-ov predlog SSE5 je trebao krenuti ovim putem, takođe. Kasnije, sa moženje-sabiranje, ovo može čak postati A*B+C=D. Sa ovim se dobija efikasniji format instrukcija koji je dosta redukovan (čak je i dužina redukovana). Samo kao poređenje, Itanic ima više FORMATA instrukcija nego što neke RISC arhitekture imaju instrukcija. Toliko o eleganciji arhitekture.

AVX duplira veličinu SSE registra na 256 bita, duplirajući količinu podataka koja može da stane u njega. Upareno sa dvostrukim putanjama podataka, pružaće duplo više FP protoka po taktu u Sandy Bridge CPU-a za nekih 2 godine. Jednog dana, možda, će moći da stanu dva 128-bitna FP broja četvorostruke preciznosti u svaki od ovih registara.

Izvor: www.theinquirer.net